Mètode de cablejat de placa multicapa PCB

Mètode de cablejat de placa de circuit de quatre capes [5]: En termes generals, una placa de circuit de quatre capes es pot dividir en capa superior, capa inferior i dues capes mitjanes. La capa superior i la capa inferior estan connectades a la línia de senyal. La capa mitjana utilitza en primer lloc ADD PLANE per afegir PLA INTERN1 i PLA INTERIOR2 a través de l'ordre DESIGN/LAYER STACK MANAGER com les capes de potència més utilitzades com VCC i capes de terra com GND (és a dir, connecteu les etiquetes de xarxa corresponents. Nota No utilitzeu ADD LAYER, que augmentarà MIDPLAYER, que s'utilitza principalment per a la col·locació de línies de senyal de diverses capes), de manera que PLNNE1 i PLANE2 són dues capes de potència de connexió de coure VCC i GND terrestre. Si hi ha múltiples fonts d'energia com VCC2, etc. o capes de terra com GND2, etc., primer utilitzeu un filferro més gruixut o ompliu FILL a PLANE1 o PLANE2 (en aquest moment, la pell de coure corresponent al filferro o FILL no existeix, i el cable o FILL es pot veure clarament contra la llum. Omplir) per delimitar l'àrea general de la font d'alimentació o terra (principalment per a la comoditat de l'ordre PLACE /SPLIT PLANE més tard), i després utilitzar PLACE/SPLIT PLANE per delimitar l'àrea a l'àrea corresponent de PLA INTERN1 i PLA INTERIOR2 (és a dir, coure VCC2 i làmina de coure GND2, no hi ha VCC en aquesta àrea en el mateix PLA) (tingueu en compte que les diferents superfícies de xarxa en un mateix PLA no s'han de superposar tant Com sigui possible [5]. Deixem que SPLIT1 i SPLIT2 se superposin dues peces en el mateix PLA, i SPLIT2 està en SPLIT1 Internament, els dos blocs se separaran automàticament segons la vora de SPLIT2 durant la fabricació de plaques (SPLIT1 es distribueix a la perifèria de SPLIT). Només cal anar amb compte que els coixinets o vies de la mateixa taula neta que SPLIT1 quan se superposen no tracten de connectar-se amb SPLIT1 a l'àrea de SPLIT2. cap problema). En aquest moment, les vies d'aquesta àrea es connecten automàticament a les capes de coure corresponents d'aquesta capa, i els passadors del dispositiu que passen a través de les plaques superior i inferior, com ara dispositius de paquets DIP i connectors, sortiran automàticament del camí del PLA en aquesta àrea. Feu clic a DISSENY/DIVIDEIX PLANS per veure cada DIVISSAMENT